| 主权项 |
一种抗单粒子翻转的静态随机存储单元，其特征在于，包括信号输入端(BL)、信号输出端(BLb)、时钟端口(CLK)、第一控制节点(C)、第二控制节点(D)、第一存储节点(A)、第二存储节点(B)、第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)、第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)及第四NMOS管(N4)；所述第一PMOS管(P1)的栅极及漏极分别与第二控制节点(D)及第一控制节点(C)相连接，第一PMOS管(P1)的源极及衬底与电源(VDD)相连接；所述第二PMOS管(P2)的栅极及漏极分别与第一控制节点(C)及第二控制节点(D)相连接，第二PMOS管(P2)的源极及衬底与电源(VDD)相连接；所述第三PMOS管(P3)的栅极及漏极分别与第一控制节点(C)及第一存储节点(A)相连接，第三PMOS管(P3)的源极及衬底与电源(VDD)相连接；所述第四PMOS管(P4)的栅极及漏极分别与第二控制节点(D)及第二存储节点(B)相连接，第四PMOS管(P4)的源极及衬底与电源(VDD)相连接；所述第五PMOS管(P5)的栅极、源极、漏极及衬底分别与第二存储节点(B)、第一控制节点(C)、时钟端口(CLK)及电源(VDD)相连接；所述第六PMOS管(P6)的栅极、漏极、源极及衬底分别与第一存储节点(A)、时钟端口(CLK)、第二控制节点(D)及电源(VDD)相连接；所述第一NMOS管(N1)的栅极及漏极分别与第二存储节点(B)及第一存储节点(A)相连接，第一NMOS管(N1)的源极及衬底接地；所述第二NMOS管(N2)的栅极及漏极分别与第一存储节点(A)及第二存储节点(B)相连接，第二NMOS管(N2)的源极及衬底均接地；所述第三NMOS管(N3)的栅极、漏极及源极分别与时钟端口(CLK)、第一存储节点(A)及信号输入端(BL)相连接，第三NMOS管(N3)的衬底接地；所述第四NMOS管(N4)的栅极、漏极及源极分别与时钟端口(CLK)、第二存储节点(B)及信号输出端(BLb)相连接，第四NMOS管(N4)的衬底接地。 |
