发明名称 半导体器件的制造方法
摘要 本发明实施方式提供一种半导体器件的制造方法,可以应对元件结构的微细化并提高终端部的耐压。实施方式是一种半导体器件的制造方法,该半导体器件具有设置半导体元件的元件部和包围上述元件部的终端部,该制造方法包括以下步骤:形成沿从形成上述半导体元件的第一导电类型的半导体层的第一面朝着与上述第一面相反侧的第二面的方向延伸的多个沟槽;形成覆盖上述第一面和上述多个沟槽的内表面的绝缘膜;除去在上述多个沟槽中的位于上述终端部的沟槽的底面上形成的上述绝缘膜的一部分;向除去了上述绝缘膜的一部分的上述沟槽的底部离子注入第二导电类型的杂质。
申请公布号 CN104465391A 申请公布日期 2015.03.25
申请号 CN201310741299.1 申请日期 2013.12.27
申请人 株式会社东芝 发明人 西口俊史
分类号 H01L21/336(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 高科
主权项 一种半导体器件的制造方法,该半导体器件具有设置半导体元件的元件部和包围上述元件部的终端部,该制造方法的特征在于,包括以下步骤:形成沿从形成上述半导体元件的第一导电类型的半导体层的第一面朝着与上述第一面相反侧的第二面的方向延伸的多个沟槽;形成覆盖上述第一面和上述多个沟槽的内表面的绝缘膜;除去在上述多个沟槽中的位于上述终端部的沟槽的底面上形成的上述绝缘膜的一部分;向除去了上述绝缘膜的一部分的上述沟槽的底部离子注入第二导电类型的杂质。
地址 日本东京都