发明名称 |
在功率MOSFET内集成肖特基二极管 |
摘要 |
本发明涉及一种在功率MOSFET内集成肖特基二极管。半导体器件包括多个沟槽,多个沟槽含有在有源区中的有源栅极沟槽,以及在有源区外部的截止区中的栅极滑道/截止沟槽和屏蔽电极吸引沟槽。栅极滑道/截止沟槽包括限定位于有源区外部的台面结构的一个或多个沟槽。第一导电区形成于多个沟槽中。中间电介质区和截止保护区形成于限定台面结构的沟槽中。第二导电区形成于限定台面结构的那部分沟槽中。第二导电区通过中间电介质区,与第一导电区电绝缘。到第二导电区形成第一电接触,到屏蔽电极吸引沟槽中第一导电区形成第二电接触。一个或多个肖特基二极管形成于台面结构中。 |
申请公布号 |
CN102768994B |
申请公布日期 |
2015.03.25 |
申请号 |
CN201210138850.9 |
申请日期 |
2012.04.23 |
申请人 |
万国半导体股份有限公司 |
发明人 |
苏毅;伍时谦;安荷·叭剌;常虹;金钟五;陈军 |
分类号 |
H01L21/8249(2006.01)I;H01L21/768(2006.01)I;H01L27/06(2006.01)I |
主分类号 |
H01L21/8249(2006.01)I |
代理机构 |
上海信好专利代理事务所(普通合伙) 31249 |
代理人 |
张静洁;徐雯琼 |
主权项 |
一种用于制备半导体器件的方法,包括:a)利用第一掩膜,在衬底上制备若干沟槽,所述若干沟槽包括位于有源区中的有源栅极沟槽,位于含有有源栅极沟槽的有源区之外的截止区中的栅极滑道/截止沟槽以及屏蔽电极拾取沟槽,栅极滑道/截止沟槽包括一个或多个沟槽,所述一个或多个沟槽限定了位于含有有源栅极沟槽的有源区之外的区域中的台面结构;b)在限定台面结构的一个或多个沟槽中,制备第一导电区;c)利用第二掩膜,在限定台面结构的一个或多个沟槽中,制备一个中间电介质区以及一个截止保护区;d)在限定台面结构的一个或多个沟槽中,制备第二导电区;e)形成到第二导电区的第一电接触,在位于截止区中的屏蔽电极拾取沟槽中,形成到第一导电区的第二电接触,并且利用第三掩膜,在含有有源栅极沟槽的有源区外部的区域中,在截止沟槽之间形成的台面结构内,制备一个或多个肖特基二极管;其中,该方法还包括在一个或多个截止沟槽中,制备非对称的侧壁;制备非对称的侧壁包括切口刻蚀至少部分被第二掩膜覆盖的那部分氧化层。 |
地址 |
美国加利福尼亚桑尼维尔奥克米德公园道475号 |