一种高电源抑制比的纯MOS结构电压基准源

摘要

一种高电源抑制比的纯MOS结构电压基准源，包括启动电路、I_PTAT产生电路、V_PTAT产生电路、V_GS产生电路和PSRR增强反馈电路；启动电路连接至I_PTAT产生电路，I_PTAT产生电路的输出分别连接V_PTAT产生电路和V_GS产生电路，V_PTAT产生电路的输出与V_GS产生电路的输出叠加形成Vref基准电压输出，该输出基准电压通过PSRR增强反馈电路反馈给I_PTAT产生电路，形成闭合的反馈环路。

主权项

一种高电源抑制比的纯MOS结构电压基准源，其特征在于：包括启动电路、自偏置的正温度系数电流I_PTAT产生电路、无电阻的与温度成正比的电压V_PTAT产生电路、负温度系数的MOS管栅源电压V_GS产生电路和电源电压抑制比PSRR增强反馈电路；启动电路的输出连接自偏置的正温度系数电流I_PTAT产生电路，自偏置的正温度系数电流 I_PTAT 产生电路的输出分别连接无电阻的与温度成正比的电压 V_PTAT 产生电路和负温度系数的 MOS 管栅源电压 V_GS 产生电路，无电阻的与温度成正比的电压 V_PTAT 产生电路的输出与负温度系数的 MOS 管栅源电压 V_GS 产生电路的输出叠加后形成基准电压 Vref 输出，基准电压 Vref 输出通过电源电压抑制比PSRR增强反馈电路反馈给正温度系数电流I_PTAT产生电路，形成闭合的反馈环路；其中： 启动电路包括PMOS管MS1及NMOS管MS2、MS3、MS4、MS5，PMOS管MS1的源极、NMOS管MS4、MS5的漏极均连接电源VDD，PMOS管MS1的栅极及漏极分别与NMOS管MS2的栅极及漏极连接并与NMOS管MS4的栅极连接在一起，NMOS管MS2的源极与NMOS管MS3的栅、漏极及NMOS管MS5的栅极连接，NMOS管MS3的源极接地；自偏置的正温度系数电流I_PTAT产生电路包括PMOS管MP1、MP2、MP4、MP5及NMOS管MN3、MN7、MN8；PMOS管MP1、MP2、MP4、MP5构成Cascode电流镜，管子的宽长比相同，NMOS管MN3、MN7工作在亚阈值区，NMOS管MN8工作在深线性区；PMOS管MP1、MP4的源极连接电源VDD，PMOS管MP1的栅极与PMOS管MP4的栅极互连并连接PMOS管MP4的漏极和PMOS管MP5的源极，PMOS管MP1的漏极连接PMOS管MP2的源极，PMOS管MP2的栅极与PMOS管MP5的栅极互连并连接PMOS管MP5的漏极，PMOS管MP2的漏极与NMOS管MN3的栅、漏极、NMOS管MN7的栅极连接并连接启动电路中NMOS管MS4的源极，NMOS管MN7的源极连接NMOS管MN8的漏极，NMOS管MN3、MN8的源极将接地； 无电阻的与温度成正比的电压V_PTAT产生电路包括工作在深线性区的NMOS管MN20，NMOS管MN20的栅极与自偏置的正温度系数电流I_PTAT产生电路中NMOS管MN8栅极连接，NMOS管MN20的源极接地；负温度系数的MOS管栅源电压V_GS产生电路包括PMOS管MP17、MP18及NMOS管MN19， PMOS管MP17的源极连接电源VDD，PMOS管MP17栅极连接自偏置的正温度系数电流I_PTAT产生电路中PMOS管MP4和MP1的栅极，PMOS管MP17的漏极连接PMOS管MP18的源极，PMOS管MP18的栅极连接自偏置的正温度系数电流I_PTAT产生电路中PMOS管MP5和MP2的栅极，PMOS管MP18的漏极与NMOS管MN19的漏极和栅极以及无电阻的与温度成正比的电压V_PTAT产生电路中NMOS管MN20的栅极连接并与基准电压 Vref 输出连接，NMOS管MN19的源极连接无电阻的与温度成正比的电压V_PTAT产生电路中NMOS管MN20的漏极；电源电压抑制比PSRR增强反馈电路包括PMOS管MP9、MP10、MP13、MP14、MP16及NMOS管MN6、MN11、MN12、MN15，PMOS管MP9、MP13的源极连接电源VDD，PMOS管MP9和MP13的栅极互连并连接自偏置的正温度系数电流I_PTAT产生电路中PMOS管MP4、MP1的栅极和负温度系数的MOS管栅源电压V_GS产生电路中PMOS管MP17的栅极，PMOS管MP10、MP14的栅极互连并连接自偏置的正温度系数电流I_PTAT产生电路中PMOS管MP5、MP2的栅极和负温度系数的MOS管栅源电压V_GS产生电路中PMOS管MP18的栅极，PMOS管MP10的源极连接PMOS管MP9的漏极及NMOS管MN11的栅极，PMOS管MP14源极连接PMOS管MP13的漏极，NMOS管MN11的漏极与PMOS管MP10的漏极互连并连接NMOS管MN6的栅极，NMOS管MN6的栅极连接启动电路中NMOS管MS5的源极，NMOS管MN6的源极及漏极分别连接自偏置的正温度系数电流I_PTAT产生电路中NMOS管MN7漏极及PMOS管MP5的漏极，PMOS管MP14的漏极连接NMOS管MN15的漏极和NMOS管MN12的栅极，NMOS管MN11的源极连接NMOS管MN12的漏极，NMOS管MN15的栅极连接负温度系数的MOS管栅源电压V_GS产生电路中NMOS管MN19的漏极和栅极并与基准电压 Vref 输出连接，NMOS管MN15的源极连接PMOS管MP16的源极，NMOS管MN12的源极和PMOS管MP16的栅、漏极均接地。