| 主权项 |
一种适用于不同类型FPGA电路编程的列地址分配器电路，其特征在于，该电路包括列末位信号与清零信号控制电路(2001)、far信号与地址跳转信号选择电路(2002)、类地址跳转信号选择电路(2003)、cfgdata信号与地址跳转信号选择电路(2004)、far信号输出保持电路(2005)、mnr信号产生电路(2006)、第一类地址跳转模块(2100)和第二类地址跳转模块(2200)；其中，全部位段的mnr信号、中低位段的far信号分别连接到第一类地址跳转模块(2100)的输入端；全部位段的mnr信号、中低位段的far信号分别连接到第二类地址跳转模块(2200)的输入端；第一类地址跳转模块(2100)的全部位段的输出端、第二类地址跳转模块(2200)的全部位段的输出端、以及全部位段的gnd信号，被连接至类地址跳转信号选择电路(2003)的数据输入端，高位段的far信号被连接到类地址跳转信号选择电路(2003)的控制输入端；类地址跳转信号选择电路(2003)的全部位段的输出端、以及全部位段的far信号连接到far信号与地址跳转信号选择电路(2002)的数据输入端、列末位信号与清零信号控制电路(2001)的输出端被连接到far信号与地址跳转信号选择电路(2002)的控制输入端；frendreg信号和clrmem信号连接到列末位信号与清零信号控制电路(2001)的输入端；全部位段的far信号、地址跳转信号选择电路(2002)的全部位段的数据输出端、以及全部位段的cfgdata信号连接到cfgdata信号与地址跳转信号选择电路(2004)的数据输入端、faren信号被连接到cfgdata信号与地址跳转信号选择电路(2004)的控制输入端；cfgdata信号与地址跳转信号选择电路(2004)的输出端，以及CLK信号和RST信号被连接到far信号输出保持电路(2005)的输入端；far信号输出保持电路(2005)的输出端输出全部位段的far信号，并连接到mnr信号产生电路(2006)的输入端；mnr信号产生电路(2006)的输出端输出全部位段的mnr信号。 |
