用于在半导体集成电路中产生时钟的装置

摘要

本发明公开半导体集成电路的各个实施例。根据一个示例性实施例，一种半导体集成电路，包括：多相时钟发生器，配置为产生多相内部时钟；第一边沿组合单元，配置为通过组合包含于所述内部时钟内的时钟的上升沿，产生具有第一频率的第一输出时钟，并将所述第一输出时钟传送到第一端口；以及第二边沿组合单元，配置为通过组合包含于所述内部时钟内的时钟的上升沿，产生具有第二频率的第二输出时钟，并将该输出时钟传送到第二端口。

主权项

一种用于在半导体集成电路中产生时钟的装置，包括：多相时钟发生器，配置为产生多相内部时钟；第一边沿组合单元，配置为从包含于所述多相内部时钟内的时钟之中提取预定数量的时钟,并且通过组合所提取的时钟的上升沿，产生具有第一频率的第一输出时钟，并将所述第一输出时钟传送到第一端口，其中，所述第一边沿组合单元提取的时钟数取决于频率模式；以及第二边沿组合单元，配置为从包含于所述多相内部时钟内的时钟之中提取预定数量的时钟,并且通过组合所提取的时钟的上升沿，产生具有第二频率的第二输出时钟，并将所述第二输出时钟传送到第二端口，其中，所述第二边沿组合单元提取的时钟数取决于频率模式；其中所述第一频率不同于所述第二频率。