发明名称 |
印刷电路板叠层错误检测方法、检测模块及印刷电路板 |
摘要 |
本发明提供了一种印刷电路板叠层错误检测方法、检测模块及相应的印刷电路板。所述印刷电路板包括叠层结构,其特征在于,所述印刷电路板包括用于检测所述叠层结构中各层顺序是否存在错误的检测模块,所述检测模块包括分别蚀刻在所述叠层结构中各层上的多个预定图形,各预定图形分别位于各层的边缘位置,从所述叠层结构的侧面看,所述多个预定图形构成预定图案。 |
申请公布号 |
CN104427748A |
申请公布日期 |
2015.03.18 |
申请号 |
CN201310395549.0 |
申请日期 |
2013.09.03 |
申请人 |
北大方正集团有限公司;珠海方正科技多层电路板有限公司 |
发明人 |
陈杰标;徐朝晖 |
分类号 |
H05K1/02(2006.01)I;H05K3/00(2006.01)I |
主分类号 |
H05K1/02(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
罗建民;邓伯英 |
主权项 |
一种印刷电路板,包括叠层结构,其特征在于:所述印刷电路板包括用于检测所述叠层结构中各层顺序是否存在错误的检测模块,所述检测模块包括分别蚀刻在所述叠层结构中各层上的多个预定图形,各预定图形分别位于各层的边缘位置,从所述叠层结构的侧面看,所述多个预定图形构成预定图案。 |
地址 |
100871 北京市海淀区成府路298号中关村方正大厦5层 |