一种基于ADC引脚采样的磁卡解码方法

摘要

本发明提供一种基于ADC引脚采样的磁卡解码方法，其硬件上仅采用一级放大电路，同时软件上采用ADC进行一级放大电路之后的信号（这种信号为模拟信号）进行采集，在ADC信号采集时，考虑了强、弱信号磁卡兼容的问题，为适当调整一级放大电路的参数，使弱信号磁卡能达到ADC信号采集精度要求，即能够正常识别弱磁卡信号，而此时强磁卡信号可能出现截止失真问题，利用波峰检测模块对截止失真进行了判断，即使用了失真阈值线取失真部分的中点作为信号峰值，这样失真的信号与实际信号峰值误差较小；采集到的磁道数据比较精确，最后通过信号数据解码模块完成磁道数据解码，本发明降低了硬件成本，同时提高了对强、弱磁卡信号进行处理的兼容性，实用范围更广。

主权项

一种基于ADC引脚采样的磁卡解码方法，其特征在于：所述方法需提供一级放大电路和CPU，所述CPU上建立有一读取静音线模块、磁卡刷卡判断模块、波峰检测模块、判断刷卡信号是否结束模块、信号数据解码模块以及解码结果输出模块；所述方法包括如下步骤：步骤10、将刷卡器通过一级放大电路与CPU的ADC引脚连接，在磁卡未刷卡的状态下，通过读取静音线模块连续读取多个磁卡磁道信号对应的ADC值，所述ADC值为在CPU的ADC引脚下所处的信号值；获取多个ADC值的平均值，此平均值对应的电压作为静音线；步骤20、执行磁卡刷卡判断模块，磁卡刷卡判断模块读取CPU的ADC引脚的ADC值，若ADC值处于静音线的电压阈值带之外，则表示有刷卡，进入步骤30，若ADC值处于静音线的电压阈值带之内，则表示没刷卡，继续读取磁道的ADC引脚；所述静音线的电压阈值带为正信号阈值线与负信号阈值线之间的范围;所述正信号阈值线为磁道信号未刷卡时的噪声电压最大值+1mv的电压，所述负信号阈值线为磁道信号未刷卡时的噪声电压最小值‑1mv的电压;步骤30、执行波峰检测模块，所述波峰检测模块定义有一定时器，在读取磁道各信号对应的ADC值时，该定时器均对应存有一定时器计数值；波峰检测模块判断ADC引脚的信号为正信号还是负信号，为正信号时，在正信号中获取波峰，若信号存在截止失真时，取截止失真部分的中点作为波峰，并获得波峰的ADC值对应的定时器计数值；为负信号时，在负信号中获取波谷，若信号存在截止失真时，取截止失真部分的中点作为波谷，并获得波谷的ADC值对应的定时器计数值；所述正信号为：位于所述静音线之上的任意一电平对应的ADC值；负信号为：位于所述静音线之下的任意一电平对应的ADC值；步骤40、执行判断刷卡信号是否结束模块，通过判断刷卡获取信号的时间段是否大于预先设定的时间阈值，是，则刷卡信号结束，进入步骤50；否，则继续执行波峰检测模块，即回到步骤30；步骤50、执行信号数据解码模块，信号数据解码模块根据步骤30中获取到的定时器计数值，通过磁道解码算法对采集的磁道信号数据进行解码；步骤60、执行解码结果输出模块，将解码后的结果进行输出显示。