发明名称 |
一种形成双应力刻蚀阻挡层的方法 |
摘要 |
本发明一种形成双应力刻蚀阻挡层的方法,包括:具有PMOS区域与NMOS区域的半导体器件,其中,对NMOS区域上的高压应力氮化硅层进行二次刻蚀,第一次为对NMOS区域上高压应力氮化硅层进行部分干法刻蚀,使NMOS区域上残留部分高压应力氮化硅层;第二次为对NMOS区域上的高压应力氮化硅层3进行远端等离子体化学的刻蚀,将残留部分的高压应力氮化硅层完全移除,同时使PMOS区域上未被光刻阻挡层覆盖的高压应力氮化硅层侧面也被刻蚀一部分。通过使用本发明一种形成双应力刻蚀阻挡层的方法,有效地改善了NMOS区域上方的高压应力氮化硅层去除的方法,使高压应力氮化硅层与高拉应力氮化硅层之间的交叠区域平整,同时该方法能够很好的处理不同应力SiN薄膜的交叠区域,从而提高产品良率。 |
申请公布号 |
CN102709247B |
申请公布日期 |
2015.03.18 |
申请号 |
CN201210158828.0 |
申请日期 |
2012.05.22 |
申请人 |
上海华力微电子有限公司 |
发明人 |
徐强 |
分类号 |
H01L21/8238(2006.01)I;H01L21/318(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种形成双应力刻蚀阻挡层的方法,包括:具有PMOS区域与NMOS区域的半导体器件,其特征在于,还包括以下工艺步骤:步骤一,在PMOS区域与NMOS区域上方沉积高压应力氮化硅层;步骤二,在PMOS区域上方高压应力氮化硅层的上表面生成光刻阻挡层,并对NMOS区域上高压应力氮化硅层进行部分刻蚀,使NMOS区域上残留部分高压应力氮化硅层;步骤三,对NMOS区域上的高压应力氮化硅层进行第二次刻蚀,将残留部分的高压应力氮化硅层完全移除,同时PMOS区域上高压应力氮化硅层未被光刻阻挡层覆盖的侧面也被刻蚀一部分;步骤四,去除PMOS区域上光刻阻挡层;步骤五,在所述PMOS区域上方高压应力氮化硅层以及PMOS的上表面覆盖高拉应力氮化硅层;步骤六,在所述NMOS区域上方的高拉应力氮化硅层上表面生成光刻阻挡层,并对所述PMOS区域上方的高拉应力氮化硅层进行刻蚀,使PMOS区域上方的所述高压应力氮化硅层完全露出;步骤七,移除所述NMOS区域上方的所述光刻阻挡层,所述高压应力氮化硅层与所述高拉应力氮化硅层的连接点的上表面为平面。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |