发明名称 | CMOS结构的形成方法 | ||
摘要 | 一种CMOS结构的形成方法,在对第一区域的栅极结构两侧的半导体衬底内形成应力材料层后,先形成牺牲层,并平坦化牺牲层、第一硬掩膜层和第二硬掩膜层,使得第一硬掩膜层和第二硬掩膜层表面齐平且厚度相等,后续在去除所述第一硬掩膜层和第二硬掩膜层时,不会因为第一硬掩膜层和第二硬掩膜层具有高度差而需要过刻蚀,避免会在第一区域的MOS晶体管的偏移侧墙底部对应位置的半导体衬底内造成损伤,且不会使得第一栅极结构和第二栅极结构的顶部边缘的折角变为圆角。 | ||
申请公布号 | CN104425373A | 申请公布日期 | 2015.03.18 |
申请号 | CN201310365882.7 | 申请日期 | 2013.08.20 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 李凤莲;倪景华 |
分类号 | H01L21/8238(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
主权项 | 一种CMOS结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括第一区域和第二区域,所述半导体衬底的第一区域表面具有第一栅极结构、位于第一栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第一偏移侧墙,所述第一栅极结构的顶部表面具有第一硬掩膜层,所述半导体衬底的第二区域表面具有第二栅极结构、位于第二栅极结构侧壁的第二侧墙和位于第二侧墙侧壁的第二偏移侧墙,所述第二栅极结构的顶部表面具有第二硬掩膜层;对第一区域的第一栅极结构两侧暴露出来的半导体衬底进行刻蚀,形成沟槽,并在所述沟槽内形成应力材料层;在所述半导体衬底表面形成表面平坦的牺牲层,所述牺牲层覆盖第一硬掩膜层、第二硬掩膜层表面;平坦化牺牲层、第一硬掩膜层和第二硬掩膜层,使得第一硬掩膜层和第二硬掩膜层表面齐平且厚度相等;去除剩余的牺牲层,并去除第一硬掩膜层、第二硬掩膜层、第一偏移侧墙和第二偏移侧墙;在半导体衬底表面、第一侧墙和第二侧墙侧壁表面、第一栅极结构和第二栅极结构的顶部表面形成应力刻蚀阻挡层。 | ||
地址 | 201203 上海市浦东新区张江路18号 |