发明名称 |
半导体器件和半导体器件的制造方法 |
摘要 |
提供一种半导体器件和半导体器件的制造方法,能够降低TSV与集成电路的接触电阻。本发明的一个实施方式的半导体器件具备集成电路和导电性构件。集成电路设置在半导体基板的一方的面侧。导电性构件在厚度方向上贯通半导体基板而与集成电路连接,被埋入于与集成电路接触的接触部的与半导体基板的厚度方向垂直的方向的尺寸比贯通半导体基板的贯通部的与半导体基板的厚度方向垂直的方向的尺寸大的通孔。 |
申请公布号 |
CN104425295A |
申请公布日期 |
2015.03.18 |
申请号 |
CN201410016445.9 |
申请日期 |
2014.01.14 |
申请人 |
株式会社 东芝 |
发明人 |
白野贵士;东和幸;渡边慎也;右田达夫 |
分类号 |
H01L21/60(2006.01)I;H01L23/48(2006.01)I |
主分类号 |
H01L21/60(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
徐健;陈海红 |
主权项 |
一种半导体器件,其特征在于,具备:在半导体基板的一方的面侧设置的集成电路;和导电性构件,其在厚度方向上贯通所述半导体基板而与所述集成电路连接,被埋入于与所述集成电路接触的接触部的与所述厚度方向垂直的方向的尺寸比贯通所述半导体基板的贯通部的与所述厚度方向垂直的方向的尺寸大的通孔。 |
地址 |
日本东京都 |