基于通用单元的高性能处理器系统和方法

摘要

本发明提供了一种基于通用单元的高性能处理器系统和方法，可以根据需要被同时配置为多种不同的处理器结构；能在处理器核执行指令前，将所述指令填充到所述处理器核能直接访问的指令读缓冲中，并由指令读缓冲主动向处理器核输出指令供执行，达到极高的缓存命中率。

主权项

一种基于通用单元的高性能处理器系统，其特征在于，包括指令存储器和多个车道；其中，所述指令存储器用以存储指令；和每个所述车道进一步包括：执行单元，所述执行单元用以执行指令；寄存器堆，所述寄存器堆用以存储操作数；指令读缓冲，所述指令读缓冲主动向处理器输出指令供执行。