| 发明名称 | 一种半导体器件的制造方法 | ||
| 摘要 | 本发明提供一种半导体器件的制造方法，包括：提供具有NMOS区和PMOS区的半导体衬底，在NMOS区和PMOS区上均形成有伪栅极结构，且在伪栅极结构的顶部和侧壁形成有栅极硬掩蔽层；在位于NMOS区的伪栅极结构两侧的半导体衬底中形成嵌入式碳硅层；去除位于NMOS区的伪栅极结构顶部的栅极硬掩蔽层；在位于PMOS区的伪栅极结构两侧的半导体衬底中形成嵌入式锗硅层；执行源/漏区注入，以形成源/漏区。根据本发明，采用先形成碳硅层再形成锗硅层的工艺次序，在不需要去除位于PMOS区的伪栅极结构顶部的栅极硬掩蔽层的情况下，实施侧墙材料层的形成，从而可以降低所形成的侧墙材料层的厚度，减少工艺成本，同时，可以使分别位于NMOS区和PMOS区的牺牲栅极材料层的去除速率相当。 | ||
| 申请公布号 | CN104425374A | 申请公布日期 | 2015.03.18 |
| 申请号 | CN201310379312.3 | 申请日期 | 2013.08.27 |
| 申请人 | 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司 | 发明人 | 毛刚 |
| 分类号 | H01L21/8238(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 北京市磐华律师事务所 11336 | 代理人 | 董巍;高伟 |
| 主权项 | 一种半导体器件的制造方法，包括：提供具有NMOS区和PMOS区的半导体衬底，在所述NMOS区和所述PMOS区上均形成有伪栅极结构，且在所述伪栅极结构的顶部和侧壁形成有栅极硬掩蔽层；在位于所述NMOS区的伪栅极结构两侧的半导体衬底中形成嵌入式碳硅层；去除位于所述NMOS区的伪栅极结构顶部的栅极硬掩蔽层；在位于所述PMOS区的伪栅极结构两侧的半导体衬底中形成嵌入式锗硅层；执行源/漏区注入，以分别在所述NMOS区和所述PMOS区形成源/漏区。 | ||
| 地址 | 100176 北京市大兴区北京经济技术开发区文昌大道18号 | ||