减小噪声峰值和编程时间的闪速存储器器件及其编程方法

摘要

减小噪声峰值和编程时间的闪速存储器器件及其编程方法。一种通过存储器单元的编程块的串行编程来减小噪声峰值和编程时间的闪速存储器器件。编程组的时间间隔或数目根据在多个编程循环中的正在进行的编程循环而减少，从而减少了总编程时间。

主权项

一种闪速存储器器件，该闪速存储器器件包括：存储器阵列，该存储器阵列包括以包括多个字线和多个位线的矩阵结构排列的多个闪速存储器单元，所述多个闪速存储器单元被划分成多个编程块；编程电压提供部，该编程电压提供部与所述多个闪速存储器单元通信以向所述多个字线中的所选择的字线提供编程电压；页缓冲器部，其包括多个页缓冲器，每个页缓冲器对应于所述编程块中的一个并且与其对应的编程块中的位线通信，以向该对应的编程块的位线提供编程数据；以及控制信号生成部，该控制信号生成部与所述多个页缓冲器通信，以根据增量阶跃脉冲编程法在一系列编程循环中的每个中向所述多个页缓冲器提供多个缓冲器控制信号，在每个编程循环中所述缓冲器控制信号被以在后续缓冲器控制信号之间的时间间隔顺序地激活，所述时间间隔随着该系列编程循环中的每个循环而减小并且由所述编程电压提供单元提供的所述编程电压随着该系列编程循环中的每个循环而提高。