发明名称 |
半导体结构及其形成方法 |
摘要 |
一种半导体结构及其形成方法,半导体结构,包括:P型衬底,所述P型衬底中具有N型掩埋隔离区;位于P型衬底上的P型外延层,所述P型外延层包括第一区域和第二区域,第一区域位于N型掩埋隔离区上方,第二区域环绕所述第一区域;位于P型外延层的第一区域中的LDMOS晶体管;覆盖所述P型外延层表面和LDMOS晶体管的介质层;位于介质层和P型外延层的第二区域中的环形导电插塞,环形导电插塞的底部与N型掩埋隔离区相接触;位于环形导电插塞侧壁表面的隔离层;位于P型外延层的第一区域上的介质层中的第一插塞和第二插塞,第一插塞与栅极结构相接触,第二插塞与源区或漏区相接触。本发明的半导体结构隔离效果好,器件尺寸较小。 |
申请公布号 |
CN104425344A |
申请公布日期 |
2015.03.18 |
申请号 |
CN201310382881.3 |
申请日期 |
2013.08.28 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
洪中山;蒲贤勇 |
分类号 |
H01L21/762(2006.01)I;H01L21/761(2006.01)I;H01L21/336(2006.01)I;H01L29/06(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/762(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种半导体结构的形成方法,其特征在于,包括:提供P型衬底,所述P型衬底中形成有N型掩埋隔离区;在所述P型衬底上形成P型外延层,所述P型外延层包括第一区域和第二区域,第一区域位于N型掩埋隔离区上方,第二区域环绕所述第一区域;在所述P型外延层的第一区域形成LDMOS晶体管,所述LDMOS晶体管包括:位于P型外延层的第一区域内的N型漂移区;位于N型漂移区中的第一浅沟槽隔离结构;位于P型外延层的第一区域上的栅极结构,栅极结构覆盖P型外延层、第一浅沟槽隔离结构、P型外延层和第一浅沟槽隔离结构之间的N型漂移区;位于栅极结构的一侧的P型外延层内的源区;位于栅极结构的另一侧的N型漂移区内的漏区;形成覆盖所述P型外延层表面和LDMOS晶体管的介质层,介质层的表面高于LDMOS晶体管的栅极结构顶部表面;刻蚀P型外延层的第二区域上的介质层和P型外延层的第二区域,形成环形沟槽,环形沟槽环绕P型外延层的第一区域,且所述环形沟槽底部暴露出N型掩埋隔离区表面;在所述环形沟槽的两侧侧壁表面形成隔离层;刻蚀P型外延层的第一区域上的介质层,在介质层中形成暴露栅极结构顶部表面的第一通孔、以及暴露源区或漏区表面的第二通孔;在所述环形沟槽中填充满金属,形成环形导电插塞,环形导电插塞的底部与N型掩埋隔离区相接触,在第一通孔和第二通孔中填充满金属,形成第一插塞和第二插塞。 |
地址 |
201203 上海市浦东新区张江路18号 |