发明名称 短絡電極出力を備えた複数の電極ドライバ集積回路を有する埋込み可能刺激器デバイスのためのアーキテクチャ
摘要 開示するのは、マスター及びスレーブ電極ドライバ集積回路を有するIPG(埋込み可能パルス発生器)のための新しいアーキテクチャである。集積回路上の電極出力が互いに配線される。各集積回路をプログラムしてパルスに異なる周波数を提供することができる。マスター及びスレーブ集積回路の各々のアクティブタイミングチャネルは、望ましいパルスを供給するようにプログラムされ、一方、マスター及びスレーブ内のシャドータイミングチャネルは、各チップがこれらのパルスを無効にしないようにその回復回路を無効にすることができるように、他方がパルスを供給している時を各チップが知るように他方の集積回路のアクティブタイミングチャネルからのタイミングデータを用いてプログラムされる。定められた電極でのパルス重複の場合には、各チップによって供給される電流は、影響を受ける電極で足し算されることになる。コンプライアンス電圧発生は、パルスが重なっている時の期間中でさえも最適コンプライアンス電圧を見出すようにアルゴリズムによって指示される。【選択図】図5A
申请公布号 JP2015507517(A) 申请公布日期 2015.03.12
申请号 JP20140553361 申请日期 2013.01.16
申请人 ボストン サイエンティフィック ニューロモデュレイション コーポレイション 发明人 フェルドマン エマニュエル;パラモン ホルディ;グリフィス ポール ジェイ;シー ジェス;トン ロバート;マルンフェルト ヨーラン
分类号 A61N1/36;A61F9/007;A61F11/00 主分类号 A61N1/36
代理机构 代理人
主权项
地址