发明名称 |
一种沟槽型半导体功率器件的制造方法 |
摘要 |
本发明公开了一种可以减小芯片面积的沟槽型半导体功率器件的制造方法,主要步骤包括:1)提供具有第一导电类型外延层的表面为第一主面和第一导电类型衬底的表面为第二主面的半导体基板;2)在第一主面上通过淀积或热生长形成积淀一层场氧化层;3)选择性地掩蔽和刻蚀场氧化层,形成环绕半导体基板中心的场氧化层;4)在第一主面上淀积硬掩膜层,光刻出硬掩膜刻蚀区域,并刻蚀硬掩膜层,形成用于沟槽刻蚀的硬掩膜。本发明通过第3)和4)步,在终端P阱即终端保护区的P阱中刻蚀出浮置的分压沟槽,使得所述半导体功率器件在反向耐压时,该分压沟槽可同时承受一定的压降,从而减少了P阱的压降和P阱外侧底部的电场强度,提高了器件的可靠性。 |
申请公布号 |
CN104409359A |
申请公布日期 |
2015.03.11 |
申请号 |
CN201410719813.6 |
申请日期 |
2014.12.02 |
申请人 |
张家港凯思半导体有限公司 |
发明人 |
侯宏伟;丁磊 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
张家港市高松专利事务所(普通合伙) 32209 |
代理人 |
陈晓岷 |
主权项 |
一种沟槽型半导体功率器件的制造方法,其步骤为:1)在第一导电类型衬底上生长第一导电类型外延层,形成半导体基板,第一导电类型外延层的表面为第一主面,第一导电类型衬底的表面为第二主面;2)在第一主面上通过淀积或热生长形成积淀一层场氧化层;3)选择性地掩蔽和刻蚀场氧化层,形成环绕半导体基板中心的场氧化层;4)在第一主面上淀积硬掩膜层,光刻出硬掩膜刻蚀区域,并刻蚀硬掩膜层,形成用于沟槽刻蚀的硬掩膜;5)刻蚀第一主面,形成单胞沟槽、分压沟槽和栅极引出槽;6)在所述的单胞沟槽、分压沟槽和栅极引出槽内壁上生长绝缘氧化层;7)去除所述半导体基板第一主面上的硬掩膜以及单胞沟槽、分压沟槽和栅极引出槽各自内壁的绝缘氧化层;8)在单胞沟槽、分压沟槽和栅极引出槽各自内壁上生长绝缘栅氧化层;9)在第一主面上、单胞沟槽、分压沟槽和栅极引出槽内同时淀积导电多晶硅;10)刻蚀导电多晶硅;去除第一主面上的导电多晶硅;11)在第一主面上注入第二导电类型杂质离子,通过热处理形成第二导电类型层;12)在第一主面的相应位置光刻出第一导电类型杂质的注入区域,并注入第一导电类型杂质离子,通过热处理形成第一导电类型注入层;13)在第一主面上积淀绝缘介质层;14)光刻引出孔区域,刻蚀绝缘介质层,在第一主面上形成引出孔;15)在第一主面上及引出孔内淀积金属层,光刻出引线区域,刻蚀形成金属引线;16)在第二主面上进行基板研磨并淀积金属,形成所述半导体功率器件的背面电极。 |
地址 |
215612 江苏省苏州市张家港市凤凰镇双龙村张家港凯思半导体有限公司 |