一种内嵌式栅极驱动电路及其像素阵列结构

摘要

本发明提供一种内嵌式栅极驱动电路及其像素阵列结构。该电路包括：第一开关管，其控制端耦接至第一时钟信号线；第二开关管，其控制端耦接至第一开关管的第二端从而形成一公共节点，其第一端耦接至第二时钟信号线；第三开关管，其控制端耦接至第一电压总线，其第二端耦接至第二电压总线；第四开关管，其控制端耦接至第四时钟信号线，其第二端耦接至第二电压总线；以及一电容，跨接于第二开关管的控制端与第二端之间。相比于现有技术，本发明的第一开关管至第四开关管分别透过不同的控制信号线加以控制，且这些开关管平均分布在单个像素的四个子像素单元中，从而可最大限度地降低像素开口率的损失。

主权项

一种内嵌式栅极驱动电路，其特征在于，所述内嵌式栅极驱动电路包括：一第一开关管，包括一第一端、一第二端和一控制端，所述第一开关管的控制端电性耦接至一第一时钟信号线，所述第一开关管的第一端电性耦接至一第G(n‑1)条扫描线；一第二开关管，包括一第一端、一第二端和一控制端，所述第二开关管的控制端电性耦接至所述第一开关管的第二端从而形成一公共节点，所述第二开关管的第一端电性耦接至一第二时钟信号线，所述第二开关管的第二端电性耦接一第G(n)条扫描线；一第三开关管，包括一第一端、一第二端和一控制端，所述第三开关管的控制端电性耦接至一第一电压总线，所述第三开关管的第一端电性耦接至所述公共节点，所述第三开关管的第二端电性耦接至一第二电压总线；一第四开关管，包括一第一端、一第二端和一控制端，所述第四开关管的控制端电性耦接至一第四时钟信号线，所述第四开关管的第一端电性耦接至所述第二开关管的第二端以及所述第G(n)条扫描线，所述第四开关管的第二端电性耦接至所述第二电压总线；以及一电容，跨接于所述第二开关管的控制端与第二端之间。