芯片存储单元扰码地址的验证方法

摘要

本发明公开了一种芯片存储单元扰码地址的验证方法，包含：第一步，在芯片量产过程中，在线缺陷检测中捕捉到存储器内部的失效缺陷或者利用聚焦离子轰击等手段人为制造缺陷导致存储器失效；第二步，记录失效芯片在晶圆上的地址及其失效缺陷在存储单元内的物理地址；第三步，继续完成芯片的制造；第四步，进行普通电学测试，得到失效单元的电学地址；第五步，根据存储器结构设计和测试原理编写转换公式得到物理失效地址；第六步，将上述物理失效地址与第二步记录的物理失效地址进行比对。本方法无需破片进行物理地址的确认，缩短了制样周期，提高了存储单元扰码地址验证的成功率。

主权项

一种芯片存储单元扰码地址的验证方法，其特征在于：包含如下步骤：第一步，在芯片量产过程中，在线缺陷检测中捕捉到存储器内部的失效缺陷，或者利用聚焦离子束轰击手段人为制造缺陷导致存储器失效；第二步，记录失效芯片在晶圆上的地址及其失效缺陷在存储单元内的物理地址；第三步，继续完成芯片的制造；第四步，进行普通电学测试，得到失效单元的电学地址；第五步，根据存储器结构设计和测试原理编写转换公式得到物理失效地址；第六步，将上述物理失效地址与第二步记录的物理失效地址进行比对。