发明名称 用于制造一积体电路的方法
摘要
申请公布号 TWI476843 申请公布日期 2015.03.11
申请号 TW096112138 申请日期 2007.04.04
申请人 飞思卡尔半导体公司 发明人 史考特K 波兹德;凯文J 海斯;田禄秋;艾德华O 崔维斯;川特S 优林;布雷特P 威克森;凯蒂C 余
分类号 H01L21/60;H01L21/50;H01L21/00 主分类号 H01L21/60
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种用于制造一积体电路的方法,其包括:提供一积体电路设计,其包含用于一第一金属互连层并用于该积体电路之一顶部表面上的金属块位置之一设计;界定该第一金属互连层中的一第一应力区域,其中该第一应力区域具有一金属块位置下方的一部分而且具有对一第一金属浓度的要求;界定该第一金属互连层中的一第二应力区域,其中该第二应力区域系水平地邻近于该第一应力区域,并非在一金属块位置下方,而且具有对小于该第一金属浓度之一第二金属浓度的要求;以及藉由下列方式建立该积体电路:增加该第一应力区域与该第二应力区域中之该第一金属互连层中的金属以至少达到该第一应力区域中的该第一金属浓度并至少达到该第二应力区域中的该第二金属浓度。
地址 美国