用于半导体存储器中的时序控制的数字DLL

摘要

一种半导体存储器，包括被配置为基于时钟信号生成时间码的延迟锁定环(DLL)。多个存储器件与DLL相连接。多个存储器件中的每一个都被配置为生成内部控制信号，该内部的控制信号用于基于从DLL中接收的时间码来操作存储器阵列。本发明还提供了一种用于半导体存储器中的时序控制的数字DLL。

主权项

一种半导体存储器，包括：延迟锁定环(DLL)，被配置为基于时钟信号生成至少一个时间码；以及至少一个存储器件，与所述DLL相连接，所述存储器件包括：解码器，被配置为从所述DLL接收所述至少一个时间码；至少一个延迟元件，被配置为从所述解码器接收经过解码的时间码，并且提供相位延迟信号作为响应，相位多路复用器/混频器电路，被配置为基于所述时钟信号以及从所述至少一个延迟元件接收到的所述相位延迟信号生成控制信号，以及存储器阵列，被配置为从所述相位混频器电路中接收所述控制信号。