发明名称 | 半导体存储器装置及其控制方法 | ||
摘要 | 一种半导体存储器装置,包括:多个存储器基元阵列,每个存储器基元阵列包括多个存储器基元,所述多个存储器基元阵列被层叠在半导体基底上以形成三维结构;以及数据输入/输出电路,其包括第一地址缓冲器和第二地址缓冲器以及控制器,所述第一地址缓冲器和第二地址缓冲器被配置为存储所述多个存储器基元的第一地址和第二地址,所述控制器被配置为在数据输入/输出时执行控制以将所述第一地址和所述第二地址分时输出到第一地址总线和第二地址总线。 | ||
申请公布号 | CN102341862B | 申请公布日期 | 2015.03.11 |
申请号 | CN201080010186.9 | 申请日期 | 2010.03.12 |
申请人 | 株式会社东芝 | 发明人 | 神田和重 |
分类号 | G11C13/00(2006.01)I | 主分类号 | G11C13/00(2006.01)I |
代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 杨晓光;于静 |
主权项 | 一种半导体存储器装置,包括:多个存储器基元阵列,每个存储器基元阵列包括多个存储器基元,所述多个存储器基元阵列被层叠在半导体基底上以形成三维结构;以及数据输入/输出电路,其包括第一地址缓冲器和第二地址缓冲器以及控制器,所述第一地址缓冲器和第二地址缓冲器被配置为存储所述多个存储器基元的第一地址和第二地址,所述控制器被配置为在数据输入/输出时执行控制以分时输出所述第一地址和所述第二地址,其中所述存储器基元阵列进一步包括:第一读出放大器和第二读出放大器,其被分别电连接到第一数据总线和第二数据总线;第一列选通器和第二列选通器,其被配置为对所述第一地址和所述第二地址解码,所述数据输入/输出电路进一步包括:第一地址总线和第二地址总线,其被分别连接到所述第一列选通器和所述第二列选通器;多路复用器,其被配置为根据来自所述控制器的控制信号,选择性地将在所述第一地址缓冲器和所述第二地址缓冲器中保持的列地址输出到所述第一地址总线和所述第二地址总线中的一者;以及输入缓冲器,其被连接到所述第一地址缓冲器、所述第二地址缓冲器、第一输入总线和第二输入总线。 | ||
地址 | 日本东京都 |