基于切断反馈技术的存储单元电路

摘要

本发明提供一种基于切断反馈技术的存储单元电路，包括：两个反相器INV0和INV1，四个NMOS管M0、M1、M2、M4，一个PMOS管M3；NMOS管M0的栅极接WL信号，源极接BL信号，漏极接点P；NMOS管M1的栅极接点Q，源极接VVSS信号，漏极接点P；NMOS管M2的栅极接WWL信号，源极接点P，漏极接点Q；PMOS管M3的栅极接WWL信号，源极接点Q，漏极接点Q0；NMOS管M4的栅极接WWLb信号，源极接点Q0，漏极接点Q；反相器INV0的输入接点Q，输出接点Qb；反相器INV1的输入接点Qb，输出接点Q0。该电路具有保持能力强、读能力强、写能力强、减少漏电流和良好的抗工艺浮动，较低工作电压的性能。

主权项

一种基于切断反馈技术的存储单元电路，其特征在于，包括：两个反相器INV0和INV1，四个NMOS管M0、M1、M2、M4，一个PMOS管M3；NMOS管M0的栅极接WL信号，源极接BL信号，漏极接点P；NMOS管M1的栅极接点Q，源极接VVSS信号，漏极接点P；NMOS管M2的栅极接WWL信号，源极接点P，漏极接点Q；PMOS管M3的栅极接WWL信号，源极接点Q，漏极接点Q0；NMOS管M4的栅极接WWLb信号，源极接点Q0，漏极接点Q；反相器INV0的输入接点Q，输出接点Qb；反相器INV1的输入接点Qb，输出接点Q0；其中BL信号和WWL信号为列共享，WL信号、WWLb信号和VVSS信号为行共享；BL：位线；WWL：第一写字线；WL：字线；WWLb：第二写字线，其上信号与WWL信号相反；VVSS：虚拟地线。