发明名称 |
容量翻倍的芯片内部表项及其实现方法 |
摘要 |
本发明揭示了一种容量翻倍的芯片内部表项及其实现方法,通过在常规的nROrmW存储器或者nRmW存储器上增加一个外部控制信号和少量控制逻辑,使得在控制信号使能时,nROrmW存储器内n×m块并行的1RW存储器或者nRmW存储器内n×m块并行的1R1W存储器变成N组并联的存储器单元,N和n/N均为正整数,每组存储器单元内的1RW存储器或1R1W存储器为串联结构,从而实现在特定模式下的表项容量翻倍甚至更多,控制逻辑用于控制nROrmW存储器或nRmW存储器的读写操作。本发明使得nROrmW存储器或nRmW存储器内部并行结构的多块存储器变成串行结构的存储器,从而使得表项容量增大,提高芯片的应用灵活度。 |
申请公布号 |
CN104409098A |
申请公布日期 |
2015.03.11 |
申请号 |
CN201410733975.5 |
申请日期 |
2014.12.05 |
申请人 |
盛科网络(苏州)有限公司 |
发明人 |
郑晓阳;段光生;夏杰 |
分类号 |
G11C16/06(2006.01)I |
主分类号 |
G11C16/06(2006.01)I |
代理机构 |
苏州慧通知识产权代理事务所(普通合伙) 32239 |
代理人 |
安纪平 |
主权项 |
一种容量翻倍的芯片内部表项,其特征在于,所述芯片内部表项为nROrmW存储器,所述nROrmW存储器包括n×m个1RW存储器、一个外部控制信号和控制逻辑,其中n,m为大于等于0的整数,所述nROrmW存储器外部具有n个读端口和m个写端口,初始时,所述n×m个1RW存储器之间均为并联结构;当所述外部控制信号使能时,所述n×m个1RW存储器被分成N组存储器单元,N和n/N均为正整数,每组所述存储器单元之间并联,且每组存储器单元内的所述1RW存储器之间为串联结构,所述控制逻辑用于控制所述nROrmW存储器的读写操作。 |
地址 |
215021 江苏省苏州市工业园区星汉街5号(腾飞工业坊)B幢4楼13/16单元 |