发明名称 一种接收包排序及无效包处理系统
摘要 本发明涉及一种网络通信领域,特别涉及一种接收包排序及无效包处理系统。包括写入控制模块、读出控制模块、抖动缓存模块,所述写入控制模块的输入端与数据接收端口连接,所述写入控制模块的输出端与所述抖动缓存模块连接,所述抖动缓存模块还与所述读出控制模块连接;所述写入控制模块用于控制网络数据的写入;所述抖动缓存模块用于存储所述网络数据;所述读出控制模块用于控制所述抖动缓存模块中网络数据的读出;本发明提供的一种接收包排序及无效包处理系统采用按照序列号直接存入相应位置的方法,排序效率更高,同时具有丢包、无效包处理、计数功能。
申请公布号 CN104410483A 申请公布日期 2015.03.11
申请号 CN201410761291.6 申请日期 2014.12.12
申请人 成都朗锐芯科技发展有限公司 发明人 胡强;吴援明;刘思卓
分类号 H04L7/00(2006.01)I;H04J3/06(2006.01)I 主分类号 H04L7/00(2006.01)I
代理机构 四川力久律师事务所 51221 代理人 林辉轮;王芸
主权项 一种接收包排序及无效包处理系统,其特征在于,包括写入控制模块、读出控制模块、抖动缓存模块,所述写入控制模块的输入端与数据接收端口连接,所述写入控制模块的输出端与所述抖动缓存模块连接,所述抖动缓存模块还与所述读出控制模块连接;所述写入控制模块用于控制网络数据的写入;所述抖动缓存模块用于存储所述网络数据;所述读出控制模块用于控制所述抖动缓存模块中网络数据的读出;所述抖动缓存模块包括标志存储模块和数据存储模块,所述标志存储模块包括写读标志存储模块和序列号存储模块;所述数据存储模块用于存储所述网络数据的净荷部分;所述读写标志存储模块用于存储与净荷部分一一对应的写读标志;所述序列号存储模块用于存储网络数据的序列号部分。
地址 610041 四川省成都市高新区吉泰五路118号3栋21层1号