发明名称 複数のインターポーザを伴うスタックドダイアセンブリ
摘要 ICのためのスタックドダイアセンブリは、第1のインターポーザ(500A)、第2のインターポーザ(500B)、第1の集積回路ダイ(300,1110)、第2の集積回路ダイ(303)、および複数個の構成要素(713)を含む。第1の集積回路ダイ(300,1110)は第1のインターポーザ(500A)および第2のインターポーザ(500B)に相互接続され、第2の集積回路ダイ(303)は第2のインターポーザ(500B)に相互接続される。複数個の構成要素(713)は第1の集積回路ダイ(300,1110)を第1のインターポーザ(500A)および第2のインターポーザ(500B)に相互接続する。信号は、第1のインターポーザと第2のインターポーザとの間において、第1の集積回路ダイおよび複数個の構成要素を介してルーティングされる。いくつかの例示的なアセンブリにおいては、第1の集積回路ダイを第1のインターポーザおよび第2のインターポーザに相互接続する複数個の構成要素は、第1のインターポーザおよび第2のインターポーザのインターコネクト制限領域(710)の外部に位置し、信号は、第1のインターポーザと第2のインターポーザとの間において、第1の集積回路ダイおよび複数個の構成要素を介してルーティングされて、第1のインターポーザおよび第2のインターポーザのインターコネクト制限領域を回避する。これらのアセンブリを形成する方法も記載される。
申请公布号 JP2015507372(A) 申请公布日期 2015.03.05
申请号 JP20140556545 申请日期 2012.12.03
申请人 ザイリンクス インコーポレイテッドXILINX INCORPORATED 发明人 ウー,エフレム・シィ;バニジャマリ,バハレー;チャワレ,ラグフナンダン
分类号 H01L25/04;H01L25/065;H01L25/07;H01L25/18 主分类号 H01L25/04
代理机构 代理人
主权项
地址