发明名称 時間差調整回路およびそれを備えた時間差デジタル変換器
摘要 <p>時間差調整回路は、2つのフリップフロップ回路(11,12)と、遅延回路(13)と、リセット回路(14)とを備えている。遅延回路(13)は、第1の極性の第1および第2のトランジスタ(131,132)と、第2の極性の第3および第4のトランジスタ(133,134)とを備え、第1および第3のトランジスタ(131,133)のドレインどうし、第2および第4のトランジスタ(132,134)のドレインどうし、第1および第3のトランジスタのドレインおよび第4のトランジスタのゲートどうし、が互いに接続され、第1のトランジスタのゲート、第2および第4のトランジスタのドレイン、第2および第3のトランジスタの各ゲートに、入力信号、出力信号、第1および第2のリセット信号がそれぞれ接続されている。</p>
申请公布号 JPWO2013018274(A1) 申请公布日期 2015.03.05
申请号 JP20130526719 申请日期 2012.06.29
申请人 发明人
分类号 H03K5/26 主分类号 H03K5/26
代理机构 代理人
主权项
地址