用于纠正在编码比特序列中的至少单比特错误的设备和方法

摘要

本发明涉及用于纠正在编码比特序列中的至少单比特错误的设备和方法。一种用于纠正在编码比特序列中的至少单比特错误的设备包括错误校正子发生器和比特错误纠正器。错误校正子发生器确定编码比特序列的错误校正子，其通过将校验矩阵与编码比特序列相乘而得出。

主权项

一种用于解码在编码比特序列中的至少单比特错误的解码设备，所述设备包括：错误校正子发生器，配置为确定编码比特序列的错误校正子，其中所述错误校正子通过将校验矩阵（H）与编码比特序列相乘来得出，其中所述校验矩阵（H）包括第一子矩阵（H^u）、第二子矩阵（H^a）和第三子矩阵（H^c），并且编码比特序列的错误校正子基于将所述第一子矩阵（H^u）与所述编码比特序列的第一组比特相乘、将所述第二子矩阵（H^a）与所述编码比特序列的第二组比特相乘、以及将所述第三子矩阵（H^c）与所述编码比特序列的第三组比特相乘而得出。