| 摘要 |
<p>Zeitkontinuierlicher Delta-Sigma-Modulator,
- mit einem Integrator (Int) und einem mit einer Taktfrequenz (fclk) getakteten Komparator (Comp), die in einer Rückkopplungsschleife verbunden sind,
- mit einer Spannungsquelle (Cal), die mit dem Komparator (Comp) zum Anlegen einer Schwellspannung (Vth) an den Komparator (Comp) verbunden ist,
- bei dem eine Integrationszeitkonstante des Integrators (Int) einen ersten Widerstand (R1) und eine erste Kapazität (C1) aufweist,
- bei dem die Spannungsquelle (Cal) einen zweiten Widerstand (R2) und eine zweite Kapazität (C2) zur Einstellung der Schwellspannung (Vth) aufweist,
- bei dem der erste Widerstand (R1) und der zweite Widerstand (R2) Bestandteil einer Widerstandspaarungsstruktur sind, und
- bei dem die erste Kapazität (C1) und die zweite Kapazität (C2) Bestandteil einer Kapazitätspaarungsstruktur sind.
</p> |
