基于负微分电阻特性的混合SETCMOS D触发器

摘要

本发明涉及集成电路技术领域，特别是一种基于负微分电阻特性的混合SETCMOSD触发器，该结构的重点是利用SET与CMOS组成的混合电路产生两种变化方向相反的NDR特性，并利用该特性构成两个用于存储电压值的稳态点，实现锁存器的功能,并通过级联两个锁存器实现D触发器功能。与传统的D触发器相比，本发明采用的基于负微分电阻特性的混合SET/CMOSD边沿触发器极大的降低了电路的功耗，并提高了电路的集成度。

主权项

一种基于负微分电阻特性的混合SETCMOS D触发器，其特征在于，包括： 一第一锁存器，其包括一NMOS传输管、具有NDR特性的混合SET/CMOS电路NDR1以及以SET/CMOS为基础的负微分电阻电路SET‑MOS1，所述的NDR1和SET‑MOS1串联，所述NMOS传输管的漏极连接至该NDR1和SET‑MOS1之间；一第二锁存器，其包括一PMOS传输管、具有NDR特性的混合SET/CMOS电路NDR2以及以SET/CMOS为基础的负微分电阻电路SET‑MOS2，所述的NDR2和SET‑MOS2串联，所述PMOS传输管的漏极连接至该NDR2和SET‑MOS2之间；以及一缓冲器，所述的第一锁存器经该缓冲器与所述第二锁存器连接；所述SET‑MOS1和SET‑MOS2包括一单电子晶体管SET及一NMOS管，所述的NMOS管的源极与单电子晶体管SET的漏极连接，所述NMOS管的漏极与所述单电子晶体管SET的栅极连接，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷；所述NDR1和NDR2包括一单电子晶体管SET及一PMOS管，所述的PMOS管的源极与单电子晶体管SET的源极相连，单电子晶体管SET的栅极与PMOS管的漏极相连，该单电子晶体管SET的漏源两端电压V_ds必须满足|V_ds|<e/C_Σ，其中，C_Σ为总电容，e为元电荷；所述单电子晶体管SET由两个隧穿结通过库仑岛串联而成，外加的偏置电压由栅极电容耦合到库仑岛上，以控制器件的隧穿电流，该单电子晶体管SET的主要参数包括：隧穿结电容C_d和C_s，隧穿结电阻R_d和R_s，栅极电容C_g和C_ctrl；其中，隧穿结的充电能必须大于环境温度引起的热涨落，即E_c=e²/2C_Σ>>k_BT，式中：E_c为隧穿结的充电能；C_Σ=C_g+C_ctrl+C_d+C_s为单电子晶体管的总电容；e为元电荷；k_B为玻尔兹曼常数；T为环境温度；隧穿结的电阻必须大于量子电阻，即R_d，R_s>>R_Q=h/e²≈25.8 KΩ，式中：R_Q为量子电阻；h为普朗克常量；所述NMOS传输管的参数满足：沟道宽度W_n为65nm，沟道长度L_n为100 nm，阈值电压V_th为0.423 V；所述PMOS传输管的参数满足：沟道宽度W_n为65nm，沟道长度L_n为100 nm，阈值电压V_th为‑0.365V；所述PMOS管的参数满足：沟道宽度W_p为100 nm，沟道长度L_p为65 nm，栅极电压V_pg为0.3 V，阈值电压V_th为‑0.365 V；所述NMOS管的参数满足：沟道宽度W_n为100nm，沟道长度L_n为65nm，阈值电压V_th为0.423 V，栅极电压V_n为0.26V；所述单电子晶体管SET的参数满足：隧穿结电容C_s、C_d为0.15aF，隧穿结电阻R_s、R_d为1 MΩ，背栅电压V_ctrl1为‑0.1V，背栅电压V_ctrl2为0.7V，背栅电容C_ctrl为0.1aF，栅极电容C_g为0.2aF。