| 发明名称 | 降低MOS芯片内阻的封装结构 | ||
| 摘要 | 本实用新型公开了一种降低MOS芯片内阻的封装结构，包括硅衬底，硅衬底的正面具有形成至少一个MOS管的第一源极、第一漏极和第一栅极，硅衬底的背面形成有对应漏极的盲孔，盲孔内和硅衬底的背面均铺设有一层金属层。该封装结构能够减少MOS芯片漏极的等效电阻的阻值；且通过在MOS芯片背面形成盲孔，有利于增强MOS芯片的强度，通过在盲孔内及MOS芯片背面形成金属层，能够大大提升MOS芯片的散热效果，降低导通时的功耗。 | ||
| 申请公布号 | CN204189783U | 申请公布日期 | 2015.03.04 |
| 申请号 | CN201420674177.5 | 申请日期 | 2014.11.12 |
| 申请人 | 华天科技（昆山）电子有限公司 | 发明人 | 肖智轶;万里兮;沈建树;黄小花;王晔晔;钱静娴;翟玲玲;杨力 |
| 分类号 | H01L23/48(2006.01)I;H01L21/768(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L23/48(2006.01)I |
| 代理机构 | 昆山四方专利事务所 32212 | 代理人 | 盛建德;段新颖 |
| 主权项 | 一种降低MOS芯片内阻的封装结构，其特征在于：包括硅衬底(1)，所述硅衬底的正面具有至少一个MOS管的源极(S)、漏极(D)和栅极(G)，所述硅衬底的背面与所述漏极相对的位置形成有盲孔(2)，所述盲孔内和所述硅衬底的背面均铺设有一层金属层(3)。 | ||
| 地址 | 215300 江苏省苏州市昆山市开发区龙腾路112号 | ||