| 发明名称 | 半导体器件的制造方法及半导体器件 | ||
| 摘要 | 本技术方案涉及一种半导体器件的制造方法，包括：在衬底上形成绝缘层；在所述绝缘层中形成凹部；在所述绝缘层上形成掩模图案，所述掩模图案具有暴露所述凹部的第一开口，以及设置在所述第一开口的外部并且不暴露所述凹部的第二开口；通过分别在所述第一开口和所述第二开口中沉积导电材料形成第一导电部件和第二导电部件；以及抛光和去除所述绝缘层上侧上的所述第一导电部件和所述第二导电部件以便留下所述凹部中的所述第一导电部件。本技术方案能够形成具有最佳形状的重布线层。 | ||
| 申请公布号 | CN102738070B | 申请公布日期 | 2015.03.04 |
| 申请号 | CN201210104837.1 | 申请日期 | 2012.04.06 |
| 申请人 | 富士通株式会社 | 发明人 | 神吉刚司;须田章一;佐佐木伸也 |
| 分类号 | H01L21/768(2006.01)I;H01L23/532(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 章侃铱;张浴月 |
| 主权项 | 一种半导体器件的制造方法，包括：在衬底上形成绝缘层；在所述绝缘层中形成凹部；在所述绝缘层上形成掩模图案，所述掩模图案具有暴露所述凹部的第一开口以及设置在所述第一开口的外部并且不暴露所述凹部的第二开口；通过分别在所述第一开口和所述第二开口中沉积导电材料形成第一导电部件和第二导电部件；以及抛光和去除所述绝缘层上侧上的所述第一导电部件和所述第二导电部件，以便留下所述凹部中的所述第一导电部件；其中，所述第二导电部件的上表面被形成为高于所述第一导电部件的上表面。 | ||
| 地址 | 日本国神奈川县川崎市 | ||