半导体记忆装置

摘要

本实施形态之半导体记忆装置包含具有复数个记忆胞之记忆胞阵列。复数条字元线系连接于复数个记忆胞。复数条位元线系连接于上述复数个记忆胞之电流路径之一端。感测放大器部于检测连接于字元线中之字元线WLn之记忆胞之资料时重复进行复数次检测动作。控制部根据连接于字元线WLn-1之记忆胞之资料及连接于字元线WLn+1之记忆胞之资料，而选择由复数次检测动作所取得之复数个检测结果中之任一个。