基于近似逻辑电路的软错误屏蔽方法

摘要

本发明公开了一种基于近似逻辑电路的软错误屏蔽方法，以较低的面积/功耗代价换取与原电路功能接近的近似电路，并通过近似电路对原电路中的重要输出位或易错位进行屏蔽，忽略相对次要的输出位，达到高错误覆盖率且低代价的逻辑错误屏蔽系统。本发明能够实现高性价比的容错，相比于先前的容错方法，避免了传统的系统完全备份带来的高能耗/大面积开销，也没有自主容错的时钟能源过多消耗和数据路径亚稳态问题，无需回滚与修复，且对原电路具有无创性。

主权项

一种基于近似逻辑电路的软错误屏蔽方法，其特征在于，包括如下步骤：1）确定原电路需要逻辑错误屏蔽的空间和原电路近似的单向空间；2）对实验电路进行逻辑综合，将得到的电路网表文件作为原电路形式；3）在原电路基础上进行近似电路的逻辑综合，得到电路的多级逻辑函数：（1）其中，S为电路的全局逻辑函数，S₁, S₂… S_n‑1为电路局部节点函数，每个节点函数为“乘积和”逻辑表达式，根据公式（1）创建电路树，将电路的节点存储于所述电路树；4）根据步骤3）中的多级逻辑函数对节点进行立方体开闭集选择属性的分配；5）确定节点立方体的选择属性后，在非屏蔽空间中，选择覆盖较多最小项的立方体产生的近似电路；6）对每个节点选择立方体后计算电路的输出逻辑，判断输出的逻辑位是否在屏蔽空间内，若是，则重新选择其他立方体，否则继续下一个节点的立方体选择；7）重复步骤6）至所有节点都经过立方体选择，完成原电路的近似计算，将计算得到的近似电路存储于树中，并写入网表文件；8）根据公式（2）将原电路和近似电路进行组合实现屏蔽系统：（2）其中，S_0‑appro 和S_1‑appro 是原电路S的两个单向近似电路，S_1‑apr代表开集近似电路，S_0‑apr代表闭集近似电路。