一种基于FPGA的PPS系统补偿装置

摘要

本实用新型涉及一种基于FPGA的PPS系统补偿装置，包括时间源接收同步组件，时间源接收同步组件的输出端分别连接有延时调整组件、延时测量组件，延时调整组件的输出端连接有多路PPS输入输出组件，多路PPS输入输出组件与用户端连接，用户端输入的信号经过多路PPS输入输出组件与延时测量组件连接，延时测量组件与延时调整组件之间连接有参数存储组件。该补偿装置在使用的时候只需在时源处设置1台，便可输出多路经补偿过的PPS信号，无需大量测试，自动适应各种用户终端，自动识别、计算、补偿PPS，便可提高其精度，使PPS到达用户终端时，正好消除传输带来的延时，从而保证整个系统的时钟得到严格同步；同时便于维护、管理、控制。

主权项

一种基于FPGA的PPS系统补偿装置，其特征在于包括接收源PPS信号的时间源接收同步组件（1），时间源接收同步组件（1）的输出端分别连接有延时调整组件（2）、延时测量组件（3），延时调整组件（2）的输出端连接有多路PPS输入输出组件（4），多路PPS输入输出组件（4）与用户端连接，用户端输入的信号经过多路PPS输入输出组件（4）与延时测量组件（3）连接，延时测量组件（3）与延时调整组件（2）之间连接有参数存储组件（5）。