用于基于隔离型NMOS的ESD箝位单元的系统和方法

摘要

本发明涉及一种用于保护IC芯片免受ESD的保护电路。集成电路芯片的ESD保护电路可以包括隔离型NMOS晶体管，该隔离型NMOS晶体管可以包括将背栅与衬底隔离的隔离区域、以及形成在背栅上的第一和第二掺杂区域以及栅。ESD保护电路还可以包括用于将隔离区域连接到第一电节点的第一端子、以及用于将第二掺杂区域连接到第二电节点的第二端子。第一电节点可以具有比第二电节点高的电压电平，并且栅和背栅可以耦合到第二端子。

主权项

一种用于集成电路芯片的ESD保护电路，包括：隔离型NMOS晶体管，包括：隔离区域，将背栅与衬底隔离，以及形成在所述背栅上的第一掺杂区域和第二掺杂区域以及栅；第一端子，用于将所述隔离区域连接到第一电节点；以及第二端子，用于将所述第二掺杂区域连接到第二电节点，其中所述第一电节点具有比所述第二电节点高的电压电平，并且其中所述栅经由第一电阻器耦合到所述第二端子，其中，所述背栅经由与所述晶体管的内部体电阻分开形成的分立的第二电阻器耦合到所述第二端子，并且所述第一电阻器和所述第二电阻器能够分别使来自所述栅和所述背栅的电流转向。