发明名称 3D集成电路结构以及检测芯片结构是否对齐的方法
摘要 一种3D集成电路结构以及检测芯片结构键合是否对齐的方法,通过在其中一芯片结构上形成包括第一导体和第二导体的检测结构,在另一芯片结构上形成包括第三导体的检测结构,当这两个芯片结构键合在一起时,通过测量第一导体与第三导体之间、第二导体与第三导体之间的导电情况,与预期数值进行比较,从而判断两芯片结构是否对齐,并且,通过导电情况的测量,能够准确得到错位的偏移方向和大小。
申请公布号 CN102867796B 申请公布日期 2015.02.25
申请号 CN201110187333.6 申请日期 2011.07.05
申请人 中国科学院微电子研究所 发明人 肖卫平;朱慧珑
分类号 H01L23/488(2006.01)I;H01L25/065(2006.01)I;H01L21/66(2006.01)I 主分类号 H01L23/488(2006.01)I
代理机构 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 代理人 陈红
主权项 一种3D集成电路结构,其特征在于,包括:第一芯片结构和第二芯片结构;所述第一芯片结构包括第一半导体衬底、第一绝缘层以及第一检测结构,其中第一绝缘层位于所述第一半导体衬底上,第一检测结构嵌入于第一绝缘层形成;所述第一检测结构包括:第一检测基体和第二监测基体,第一检测基体包括多个在第一方向延伸的第一导体,第二监测基体包括多个在第二方向延伸的第二导体,第一导体与第二导体关于一对称线对称并相互绝缘;多个所述第一导体远离所述对称线的一端具有第一焊垫,多个所述第一导体靠近所述对称线的一端呈阶梯状分布,多个所述第二导体远离所述对称线的一端具有第二焊垫,多个所述第二导体靠近所述对称线的一端呈阶梯状分布;所述第二芯片结构包括第二半导体衬底、第二绝缘层以及第二检测结构,其中第二绝缘层位于所述第二半导体衬底上,第二检测结构嵌入于第二绝缘层形成;所述第二检测结构包括第三导体,第三导体的尺寸和位置满足下述条件:在所述第一芯片结构和所述第二芯片结构对齐键合的情况下,第三导体与至少一个第一导体相接触,并且第三导体与至少一个第二导体相接触;第三导体的尺寸和位置还满足下述条件:在所述第一芯片结构和所述第二芯片结构对齐键合的情况下,和第三导体相接触的至少一个第一导体与和第三导体相接触的至少一个第二导体以所述对称线对称。
地址 100029 北京市朝阳区北土城西路3#