| 摘要 |
<p>Ｌ２キャッシュ制御部は、ＣＰＵコア部を介して要求格納部０から投入されたメモリアクセス要求に基づき、キャッシュメモリを検索し、キャッシュミスが発生したメモリアクセス要求を要求格納部１と要求格納部２に保持する。バンクアボート生成部は、要求格納部１と２に保持されたメモリアクセス要求に基づき、主記憶装置に対するメモリアクセス要求の数をバンク毎に計数するとともに、計数したバンク毎のメモリアクセス要求の数のいずれかが所定値を超えた場合、Ｌ２キャッシュ制御部にバンクアボート通知を通知してアクセス中断を指示する。Ｌ２キャッシュ制御部は、この指示に基づいて要求格納部０に保持されたメモリアクセス要求の処理を中断する。主記憶制御部は、要求格納部２に保持されたメモリアクセス要求を主記憶装置に発行する。</p> |
