微处理器及使用其省电的方法

摘要

本发明提供一种微处理器及使用其省电的方法。微处理器包括多个处理核、高速缓冲存储器及控制单元，其由停止至核的时脉信号使核睡眠。每一处理核执行睡眠指令作为控制单元所产生一各自使上述多个处理核睡眠的请求。控制单元使每一处理核睡眠以响应上述请求，侦测当所有核已产生各自请求以使其睡眠时，唤醒仅一最后处理核产生请求。最后处理核写回及使高速缓冲存储器失效，并指示高速缓冲存储器已失效及产生一请求至控制单元使最后处理核回到睡眠。控制单元当最后处理核写回且使高速缓冲存储器失效时，使最后处理核回到睡眠，并使其它处理核维持睡眠。本发明具有更少的功率消耗。

主权项

一微处理器，其特征在于，包括：多个处理核；一由上述多个处理核所共享的高速缓冲存储器；以及一控制单元，被配置为通过停止至上述多个处理核的一时脉信号分别使每一处理核进入一睡眠状态，其中，每一处理核被配置为执行一睡眠指令以作为上述控制单元所产生一分别使上述多个处理核进入上述睡眠状态的请求；上述控制单元被配置为：使每一处理核进入上述睡眠状态以响应上述请求；以及侦测当所有上述多个处理核已产生上述请求以使其进入上述睡眠状态时，唤醒上述多个处理核的仅一最后处理核产生上述请求；上述最后处理核被配置为：写回及使上述高速缓冲存储器失效，并指示上述高速缓冲存储器已经失效；以及产生一请求至上述控制单元以使上述最后处理核回到上述睡眠状态；上述控制单元还被配置为：当上述最后处理核写回且使上述高速缓冲存储器已经失效时，使上述最后处理核回到上述睡眠状态，并继续使其它处理核维持睡眠，其中上述最后处理核指示上述高速缓冲存储器已经失效，并回到上述睡眠状态。