| 发明名称 | 面向多核多处理器平台的Cache一致性协议的设计方法 | ||
| 摘要 | 本发明公开了一种面向多核多处理器平台的高速缓存(Cache)一致性协议的设计方法，其中，位于两个Cache一致性同步域的Cache行具有两种共享态，所述两种共享态分别用于指示所述Cache行在两个Cache一致性同步域中的共享情况。本发明公开的面向多核多处理器平台的Cache一致性协议的设计方法，能够减少部分写操作及无效操作引起的数据同步消息数量，降低数据同步消息延迟，从而提升协议的数据同步效率。 | ||
| 申请公布号 | CN104360981A | 申请公布日期 | 2015.02.18 |
| 申请号 | CN201410645855.X | 申请日期 | 2014.11.12 |
| 申请人 | 浪潮（北京）电子信息产业有限公司 | 发明人 | 王恩东;倪璠;陈继承 |
| 分类号 | G06F15/163(2006.01)I;G06F13/42(2006.01)I | 主分类号 | G06F15/163(2006.01)I |
| 代理机构 | 北京安信方达知识产权代理有限公司 11262 | 代理人 | 王丹;李丹 |
| 主权项 | 一种面向多核多处理器平台的高速缓存(Cache)一致性协议的设计方法，其特征在于：位于两个Cache一致性同步域的Cache行具有两种共享态，所述两种共享态分别用于指示所述Cache行在两个Cache一致性同步域中的共享情况。 | ||
| 地址 | 100085 北京市海淀区上地信息路2号2-1号C栋1层 | ||