发明名称 |
高开关比的自对准双栅小带隙半导体晶体管及制备方法 |
摘要 |
本发明公开了一种高开关比的自对准双栅小带隙半导体晶体管及制备方法。该结构利用将漏端偏压反馈到辅栅,从而在漏端附近形成一个被钳位的方形势垒,使得大偏压下工作时能很好的抑制漏端少子反向隧穿,故能在保持无掺杂小带隙半导体顶栅器件高性能的同时增大开关比,并显著抑制双极性。同时,本发明结合两步自对准工艺可将器件尺寸缩减,适合超大规模集成。 |
申请公布号 |
CN104362176A |
申请公布日期 |
2015.02.18 |
申请号 |
CN201410522966.1 |
申请日期 |
2014.09.30 |
申请人 |
北京大学 |
发明人 |
邱晨光;张志勇;彭练矛 |
分类号 |
H01L29/772(2006.01)I;H01L29/78(2006.01)I;H01L21/335(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/772(2006.01)I |
代理机构 |
北京君尚知识产权代理事务所(普通合伙) 11200 |
代理人 |
俞达成 |
主权项 |
一种具有高开关比的自对准双栅小带隙半导体晶体管,包括:绝缘衬底、小带隙半导体层、栅介质层、主栅结构、源电极、漏‑辅栅复合电极;所述小带隙半导体层位于绝缘衬底之上;所述栅介质层位于小带隙半导体层之上;所述主栅结构位于栅介质层之上且位于源电极和漏‑辅栅复合电极之间,所述主栅结构包括主栅电极、顶部绝缘层和侧墙,顶部绝缘层位于主栅电极正上方,侧墙位于主栅电极和顶部绝缘层的两侧;所述源电极和漏‑辅栅复合电极分别位于小带隙半导体层两端之上,在源电极与小带隙半导体层之间和漏‑辅栅复合电极与小带隙半导体层之间分别具有浸润界面层,所述的漏‑辅栅复合电极中的辅栅电极位于侧墙外且位于栅介质层之上,所述辅栅电极与漏电极在物理上和电学上均相连接。 |
地址 |
100871 北京市海淀区颐和园路5号北京大学 |