发明名称 |
ゲルマニウムベースの量子井戸デバイス |
摘要 |
A quantum well transistor has a germanium quantum well channel region. A silicon-containing etch stop layer provides easy placement of a gate dielectric close to the channel. A group III-V barrier layer adds strain to the channel. Graded silicon germanium layers above and below the channel region improve performance. Multiple gate dielectric materials allow use of a high-k value gate dielectric. |
申请公布号 |
JP5670473(B2) |
申请公布日期 |
2015.02.18 |
申请号 |
JP20120544639 |
申请日期 |
2010.12.09 |
申请人 |
インテル コーポレイション |
发明人 |
ピラリセッティ,ラヴィ;ジン,ビーン−イー;チュウ−クーン,ベンジャミン;メッツ,マシュー ヴィ.;カヴァリエロス,ジャック ティー.;ラドサヴリエヴィッチ,マルコ;コトルヤー,ローザ;ラハマディ,ウィリー;ムケルジー,ニロイ;デューイ,ギルバート;チャウ,ロバート |
分类号 |
H01L21/338;H01L21/336;H01L21/8238;H01L27/092;H01L27/095;H01L29/06;H01L29/778;H01L29/78;H01L29/812 |
主分类号 |
H01L21/338 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|