| 摘要 |
本发明在具备于配线基板上积层有记忆体晶片及控制器晶片之封装构造之半导体装置中，使连接记忆体晶片与控制器晶片之配线之自由度提高。记忆卡1A具备配线基板2、积层于其主面上的4片记忆体晶片M1~M4、以及安装于最上层之记忆体晶片M4表面上的控制器晶片3及中介基板4。记忆体晶片M1~M4各自以使其长边朝向与配线基板2之长边相同方向的状态积层于配线基板2之表面上。最下层之记忆体晶片M1以不与配线基板2之焊垫9重叠之方式，而以朝记忆卡1A之前端部方向错开特定距离之状态安装于配线基板2上。积层于记忆体晶片M1上的3片记忆体晶片M2~M4系配置成形成有焊垫6之侧之短边位于记忆卡1A之前端部。 |
