发明名称 | 存储电路与字线控制电路 | ||
摘要 | 本发明提供一种存储电路与字线控制电路,其中存储电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、以及存储单元阵列。第一PMOS晶体管耦接于第一电压端与第一节点之间。第二PMOS晶体管耦接于第一电压端与第二节点之间。第一NMOS晶体管耦接于第三节点与第二电压端之间。第二NMOS晶体管耦接于第四节点与第二电压端之间。存储单元阵列包括多个存储单元,其中存储单元至少一个包含第一反相器及第二反相器,其中第一反相器的正电源端耦接至第一节点,第一反相器的负电源端耦接至第三节点,第二反相器的正电源端耦接至第二节点,且第二反相器的负电源端耦接至第四节点。本发明于节能模式切换至启动模式时的充电耗能及苏醒时间可有效地被减低。 | ||
申请公布号 | CN102867534B | 申请公布日期 | 2015.02.11 |
申请号 | CN201210228950.0 | 申请日期 | 2012.07.03 |
申请人 | 联发科技股份有限公司 | 发明人 | 黄世煌 |
分类号 | G11C7/12(2006.01)I | 主分类号 | G11C7/12(2006.01)I |
代理机构 | 北京万慧达知识产权代理有限公司 11111 | 代理人 | 于淼;杨颖 |
主权项 | 一种存储电路,包括:第一PMOS晶体管,耦接于第一电压端与第一节点之间;第二PMOS晶体管,耦接于所述第一电压端与第二节点之间;第一NMOS晶体管,耦接于第三节点与第二电压端之间;第二NMOS晶体管,耦接于第四节点与所述第二电压端之间;存储单元阵列,包括多个存储单元,其中所述多个存储单元中的至少一个包含第一反相器及第二反相器,其中所述第一反相器的正电源端耦接至所述第一节点,所述第一反相器的负电源端耦接至所述第三节点,所述第二反相器的正电源端耦接至所述第二节点,且所述第二反相器的负电源端耦接至所述第四节点;以及所述存储电路更包括可控制所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管、以及所述第二NMOS晶体管的栅极电压的控制电路,当所述存储电路于节能模式运作时,所述控制电路控制所述多个栅极电压以启动所述第一PMOS晶体管、关闭所述第二PMOS晶体管、关闭所述第一NMOS晶体管、并启动所述第二NMOS晶体管,以将所述第一反相器的输出电压提升至逻辑高电压,并将所述第二反相器的输出电压下拉至逻辑低电压。 | ||
地址 | 中国台湾新竹科学工业园区新竹市笃行一路一号 |