发明名称 |
信号输出电路、移位寄存器、输出信号生成方法、显示装置驱动电路和显示装置 |
摘要 |
本发明提供一种信号输出电路,其被设置在移位寄存器的单位级中,其特征在于,具备:RS型触发器;以及信号生成电路,根据输入信号取入或阻断时钟信号从而生成输出信号,其中,由触发器输出的信号以及所反馈的输出信号被输入上述信号生成电路,而且,输出信号被反馈到上述触发器的复位输入。由此,能够缩小电路面积并简化电路。 |
申请公布号 |
CN102750986B |
申请公布日期 |
2015.02.11 |
申请号 |
CN201210243852.4 |
申请日期 |
2006.07.13 |
申请人 |
夏普株式会社 |
发明人 |
山本悦雄;村上祐一郎;松田英二 |
分类号 |
G11C19/00(2006.01)I;G11C19/28(2006.01)I |
主分类号 |
G11C19/00(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
张鑫 |
主权项 |
一种信号输出电路,被设置在移位寄存器的单位级中,该信号输出电路的特征在于,具备:RS型触发器;逻辑电路;以及模拟开关,其中,上述模拟开关的输入端连接时钟信号的供给线;上述逻辑电路的第一输入端连接上述触发器的输出端,而且,上述逻辑电路的第二输入端连接上述信号输出电路的输出端;上述逻辑电路的输出端连接上述模拟开关的控制端;上述触发器的复位输入端连接上述信号输出电路的输出端;上述模拟开关的输出端连接上述信号输出电路的输出端;在至置位输入端的输入为有效时,上述触发器的输出变为有效,而在至复位输入端的输入为有效时,上述触发器的输出变为无效;在触发器的输出与信号输出电路的输出都为无效时,上述逻辑电路的输出变为无效,而在触发器的输出与信号输出电路的输出中的至少一方为有效时,上述逻辑电路的输出变为有效;在逻辑电路的输出为有效时,上述模拟开关从输入端取入时钟信号,而在逻辑电路的输出为无效时,上述模拟开关断开时钟信号。 |
地址 |
日本大阪府 |