具有嵌埋的低介电系数金属化的半导体器件

摘要

一种具有嵌埋的低介电系数金属化的半导体器件，以及揭露一种方法包含形成耦接至半导体器件的逻辑区域中的复数个逻辑器件的复数个铜金属化层，以及，在形成该复数个铜金属化层后，在该半导体器件的内存数组中形成复数个电容器。该电容器是使用非低介电系数介电材料加以形成，而该铜金属化层是形成在低介电系数介电材料(介电系数值小于3)层中。也揭露一种半导体器件包含复数个逻辑器件、包含复数个电容器的内存数组、耦接至该复数个电容器的导电接点板、以及耦接至该逻辑器件的复数个铜金属化层，其中，该复数个铜金属化层系位于低于该接点板的底表面的高度之高度处。除了低介电系数介电材料以外的材料是位于该内存数组中的该复数个电容器之间。

主权项

一种制造半导体器件的方法，包含：在该半导体器件的逻辑区域及内存数组内形成具有介电系数小于3的复数个低介电系数介电层；在该复数个低介电系数介电层上方形成蚀刻停止层；在该半导体器件的该逻辑区域中形成导电地耦接至复数个逻辑器件的复数个铜金属化层，其中，该铜金属化层是位于该低介电系数介电层；以及在形成该复数个铜金属化层后，在该半导体器件的内存数组中形成复数个电容器，其中，形成该复数个电容器包含：在该内存数组上方的该区域中的该蚀刻停止层中形成复数个开口；在该蚀刻停止层中经由该开口实施至少一个蚀刻制程，以从该内存数组内移除该低介电系数介电层；形成围绕该内存数组的沟槽；以及形成导电性耦接至该复数个电容器的导电接点板，其中，一部分该导电接点板延伸进入该沟槽。