发明名称 |
非易失性电荷俘获存储器件和逻辑CMOS器件的集成 |
摘要 |
本发明描述了将非易失性存储器件集成到逻辑MOS流中的方法的实施例。一般而言,所述方法包括:在衬底的第一区域中,由覆盖衬底的表面的半导体材料形成存储器件的沟道,沟道连接存储器件的源极和漏极;在相邻于沟道的多个表面的沟道上方形成电荷俘获介质堆栈,其中,电荷俘获介质堆栈包括在隧穿层上方的电荷俘获层上的阻挡层;以及在衬底的第二区域上方形成MOS器件。 |
申请公布号 |
CN104350603A |
申请公布日期 |
2015.02.11 |
申请号 |
CN201380016420.2 |
申请日期 |
2013.03.18 |
申请人 |
赛普拉斯半导体公司 |
发明人 |
克里希纳斯瓦米·库马尔;斐德列克·杰能;赛格·利维 |
分类号 |
H01L29/792(2006.01)I |
主分类号 |
H01L29/792(2006.01)I |
代理机构 |
北京安信方达知识产权代理有限公司 11262 |
代理人 |
张瑞;郑霞 |
主权项 |
一种方法,包括:在衬底的第一区域,由覆盖所述衬底的表面的半导体材料形成存储器件的沟道,所述沟道连接所述存储器件的源极和漏极;在相邻于所述沟道的多个表面的所述沟道上方,形成电荷俘获介质堆栈,其中所述电荷俘获介质堆栈包括阻挡层,所述阻挡层在隧穿层上方的电荷俘获层上;以及在所述衬底的第二区域上方,形成MOS器件。 |
地址 |
美国加利福尼亚州 |