预解码可变长度指令

摘要

本发明涉及预解码可变长度指令。可变指令长度处理器中的预解码器指示与指令一起存储在指令高速缓冲存储器中的预解码位中的指令的性质。当定义了与一个长度指令相关联的预解码位的所有编码时，可通过以下方式来指示所述长度的指令的性质：更改所述指令以模拟不同长度的指令；以及在与所述不同长度的指令相关联的所述预解码位中编码所述性质。可如此指示的性质的一个实例是未定义指令。

主权项

一种在处理器中执行指令的方法，其包括：从指令高速缓冲存储器获取具有第一格式的第一指令，所述第一格式包括第一指令部分和第一组预解码位；将所述获取的第一指令识别为具有第二指令的性质，所述第二指令的格式的长度不同于所述第一格式的长度，所述第二指令的性质由所述第一组预解码位识别；以及基于所述第二指令的性质执行所述获取的第一指令，其中所述第一指令是所述第二指令的编码；其中，具有所述第一格式的所述第一指令在获取后进行执行时将产生异常；以及其中，所述第二指令是未定义指令。