以电路内部事件作为触发条件之除错控制系统及其方法

主权项

一种以电路内部事件作为触发条件之除错控制系统，系应用于一待除错电路中，包括有：一时脉控制器，系于设定之搜寻时脉周期范围内输出暂停时脉和恢复时脉至该待除错电路，以分别控制该待除错电路于除错模式与正常模式下运作；以及一除错控制模组，包含有一事件触发比较电路以及至少一移位缓冲器，于该除错模式下，该移位缓冲器暂存该待除错电路中的资料，且该资料供该事件触发比较电路侦测该待除错电路中的状态是否符合触发条件。