| 发明名称 | 多级行译码的NAND闪速架构 | ||
| 摘要 | 公开了一种NAND闪速存储器设备。该NAND闪速存储器设备包括限定为多个扇区的NAND闪速存储器阵列。以两级来执行行译码。可对所有扇区执行第一级。例如，这可被用于选择块。对于特定扇区执行第二级，以例如在该特定扇区内的块内选择页面。读取和编程操作以扇区内的页面的分辨度来进行，而擦除操作以扇区内块的分辨度来进行。 | ||
| 申请公布号 | CN102341864B | 申请公布日期 | 2015.02.11 |
| 申请号 | CN201080009967.6 | 申请日期 | 2010.03.03 |
| 申请人 | 考文森智财管理公司 | 发明人 | 金镇祺 |
| 分类号 | G11C16/02(2006.01)I;G11C16/06(2006.01)I;G11C16/08(2006.01)I | 主分类号 | G11C16/02(2006.01)I |
| 代理机构 | 北京泛华伟业知识产权代理有限公司 11280 | 代理人 | 王勇 |
| 主权项 | 一种多级行译码的NAND闪速存储器核，包括: NAND存储器单元阵列，包括多个扇区，每个扇区具有多列和多行； 全局行译码器，用于对于所有扇区执行第一级行译码； 每个扇区对应的本地行译码器，用于仅对该扇区执行第二级行译码； 其中，多个扇区包括n个扇区，且该NAND闪速存储器核被配置为： 执行对所选单个扇区的第一读取和编程操作；和 执行对多至所有n个扇区的所选多个扇区的并行的第二读取和编程操作。 | ||
| 地址 | 加拿大安大略省 | ||